VHDL Full Form in Hindi

---

---

VHDL Full Form in Hindi, VHDL का Full Form क्या है, VHDL क्या होता है, वीएचडीएल क्या है, VHDL का पूरा नाम और हिंदी में क्या अर्थ होता है, ऐसे सभी सवालो के जबाब आपको इस Post में मिल जायेंगे.

VHDL Full Form in Hindi - वीएचडीएल क्या होता है

VHDL की फुल फॉर्म VHSIC Hardware Description Language होती है. इसको हिंदी में वीएचएसआईसी हार्डवेयर विवरण भाषा कहते है. वीएचडीएल एक हार्डवेयर विवरण भाषा है जिसका उपयोग डिजिटल सिस्टम में इस्तेमाल किए गए भौतिक हार्डवेयर को मॉडल करने के लिए किया जाता है जैसे लॉजिक सर्किट में उनकी संरचना, समय और व्यवहार को बताने के लिए.

VHDL में कुछ Predefined Data Types होते है इनके अलावा उपयोगकर्ता अपने Data Type को भी परिभाषित कर सकता है. इसे 1981 में U.S. Department of Defense द्वारा Developed किया गया था.

Describing a Design

VHDL में एक हार्डवेयर मॉड्यूल का वर्णन करने के लिए एक इकाई का उपयोग किया जाता है -

• Entity Declaration

• Architecture

• Configuration

• Package Declaration

• Package Body

Entity Declaration

यह एक हार्डवेयर मॉड्यूल के नाम, इनपुट आउटपुट सिग्नल और मोड को परिभाषित करता है.

Syntax −

entity entity_name is
   Port declaration;
end entity_name;

एक Entity Declaration Entity से शुरू होनी चाहिए और Keywords अंत Keyword के साथ समाप्त होना चाहिए. दिशा इनपुट, आउटपुट या इनपुट होगी.

In	पोर्ट पढ़ा जा सकता है.
Out	पोर्ट लिखा जा सकता है.
Inout	पोर्ट को पढ़ा और लिखा जा सकता है.
Buffer	पोर्ट को पढ़ा और लिखा जा सकता है, इसका केवल एक स्रोत हो सकता है.

Architecture

आर्किटेक्चर को संरचनात्मक, डेटाफ़्लो, व्यवहार या मिश्रित शैली का उपयोग करके वर्णित किया जा सकता है.

Syntax −

architecture architecture_name of entity_name 
architecture_declarative_part;

begin
   Statements;
end architecture_name;

यहां हमें उस Entity का नाम निर्दिष्ट करना चाहिए जिसके लिए हम आर्किटेक्चर बॉडी लिख रहे हैं. आर्किटेक्चर स्टेटमेंट Begin और End Keyword के अंदर होना चाहिए. आर्किटेक्चर घोषणात्मक भाग में Variables, Constants या Component Declaration हो सकता है.

Data Flow Modeling

इस Modeling Style में Concurrent Parallel Signal का उपयोग करके Entity के माध्यम से डेटा का प्रवाह व्यक्त किया जाता है. वीएचडीएल में Concurrent Statements WHEN और GENERATE हैं.

उनके अलावा, कोड के निर्माण के लिए केवल ऑपरेटरों (AND, NOT, +, *, sll) का उपयोग करने वाले असाइनमेंट का भी उपयोग किया जा सकता है.

एक विशेष प्रकार का असाइनमेंट, जिसे BLOCK कहा जाता है उसको भी इस तरह के कोड में नियोजित किया जा सकता है. Concurrent Code में निम्नलिखित का उपयोग किया जा सकता है -

• Operators

• The WHEN Statement (WHEN/ELSE or WITH/SELECT/WHEN)

• The GENERATE Statement

• The BLOCK Statement

Behavioral Modeling

इस Modeling Style में, Statements के Set के रूप में एक Entity के Behavior को निर्दिष्ट क्रम में Sequentially रूप से Execute किया जाता है. केवल एक PROCESS, FUNCTION, या PROCEDURE के अंदर रखे गए Statement Sequential हैं.

PROCESSES, FUNCTIONS, और PROCEDURES कोड के एकमात्र Sections हैं जिन्हें Sequentially रूप से Execute किया जाता है.

हालाँकि एक Whole के रूप में इनमें से कोई भी ब्लॉक अभी भी Concurrent है, इसके बाहर किसी भी अन्य Statements के साथ.

Behavior Code का एक महत्वपूर्ण पहलू यह है कि यह Sequential Logic तक सीमित नहीं है. दरअसल, इसके साथ, हम Sequential Circuits और साथ ही साथ Combinational Circuits बना सकते हैं.

Behavior Statements IF, WAIT, CASE और LOOP हैं. VARIABLES भी प्रतिबंधित हैं और इन्हें केवल Sequential Code में उपयोग किया जाना चाहिए. VARIABLE कभी भी Global नहीं हो सकता है, इसलिए इसकी Value को सीधे पारित नहीं किया जा सकता है.

Structural Modeling

इस Modeling में एक Entity को परस्पर जुड़े Components के एक सेट के रूप में वर्णित किया गया है. एक Component Instantiation Statement एक Concurrent Statement है. इसलिए, इन Statements का क्रम महत्वपूर्ण नहीं है. Modeling का Structural Style केवल Components के एक परस्पर संबंध ब्लैक बॉक्स के रूप में देखे गए का वर्णन करता है Components के किसी भी Behavior को लागू किए बिना और न ही उस Entity का जो वे सामूहिक रूप से प्रतिनिधित्व करता हैं.

स्ट्रक्चरल मॉडलिंग में, आर्किटेक्चर बॉडी दो भागों से बना है - डिक्लेक्टिव पार्ट (कीवर्ड शुरू होने से पहले) और स्टेटमेंट पार्ट (कीवर्ड शुरू होने के बाद.

VHDL का उपयोग क्यों करें

अगर उचित तरीके से और संरचित दृष्टिकोण का उपयोग किया जाता है, तो यह कुशलता से उत्पादकता बढ़ाएगा. यह आपके उपयोग के अनुसार एक कोड का उपयोग करने के लिए एक लाभ देता है. VHDL का उपयोग करके आप अधिक उन्नत टूल पर जा सकते हैं क्योंकि इलेक्ट्रॉनिक उपकरण तेजी से विकसित हो रहे हैं.

---

---